更新时间：09-02 编辑老师：佚名
一、课题综述及研究意义
随着社会的发展，各种竞赛比赛日益增多，抢答器以它的方便快捷、直观反映首先取得发言权的选手等优点，深受比赛各方的辛睐，市场前景一片大好。另一方面随着电子科技的发展，抢答器的功能以及实现方式也越来越多，产品的可靠性以及准确性也越来越强。能够实现多路抢答器功能的方式有很多种，主要包括前期的数字电路、模拟电路以及数字电路与模拟电路组合的方式，但是这种方式制作过程比较复杂，并且可靠性准确性不高，研发周期也比较长。
目前对于抢答器的功能描述，如涵盖抢答器、选手答题计时、限时抢答以及犯规组号抢答器具有抢答自锁，暂停复位、电子音乐报声、灯光指示、自动定时等功能，还有工作模式的切换和时间设定，对于这些随着科学技术的发展，肯定还要得到进一步的改进。发展趋势一般都要趋向于智能化，并且设计更加合理化。
通过抢答器的使用，可以在各类比赛中特别是抢答环节，直观明了的看出是哪一组抢到了题目，比起通过肉眼来判断，更加的精确，同时也少了不必要的纷争，使得比赛更加的公平、公开、公正。
抢答器的这些优点使得它在比赛中得以广泛的应用。抢答器经过发展从最初的只有几个三极管、可控硅、发光管等组成， 能通过发光管的指示辨认出选手号码；到现在使用高速处理芯片和集成数字电路；从起初单片机到现在的ARM和FPGA，技术手段进一步成熟，同时技术的发展也为抢答器增加了很多更加贴近比赛的新功能，如选手号码显示、倒计时、选手得分显示等等。这类抢答器制作并不复杂，但是准确度和可靠性都比较可观，并且易于安装和维护。
二、课题拟采取的研究方法和技术路线www.eEELW.com
课题研究方法：
1.收集相关资料，并进行筛选和分类，对选定的资料进行研究分析，拟出基本设计方案。
2.对基本设计方案进行分析论证，根据具体工艺要求及控制功能、参数要求，进行修改和补充，从而确定设计方案。
3.根据总体方案设计系统，并完成软件编译和仿真调试。
课题技术路线：本课题主要设计采用FPGA作为控制系统，采用verilog硬件描述语言设计系统，实现八路抢答器的功能设计技术路线如下：
1.以FPGA为控制核心，设计八路抢答系统。
2. 用Verilog语言设计并实现功能。
3.合理选择控制方案，实现需要的功能。
三、主要参考文献
[1] 夏宇闻.Verilog数字系统设计教程（第二版）[M].北京航空航天大学出版社，2008.
[2] 谢友宝.大型综合性创新实验设计研究[Ｊ].实验室研究与探索,2005,24(12):16-19.
[3] 康华光.电子技术基础模拟部分（第四版）[M].高等教育出版社，2006.
[4] 郭来功.基于FPGA的串行接口时钟电路的设计[J].现代电子技术，2007，（18）：42-43.
[5] 李端 张景颖 李跃卿 卜旭辉 王成硕. VHDL与数字电路设计[J]. 电气开关 2005(02)．
[6] 刘开绪.数字式抢答器的设计与实现[J].电子工程师.2005（9）69-71．
[7] 王传新.FPGA设计基础[M].高等教育出版社,2007.
[8] 程云长 王莉莉 陈立力.可编程逻辑器件与VHDL语言[M].科学出版社,2005.
[9] 李洪伟 袁斯华.基于QuartusⅡ的FPGA/CPLD设计[M].电子工业出版社，2006.
[10] 张洪润 张亚凡.FPGA/CPLD应用设计200例[M].北京航空航天大学出版社，2009.
[11] 江国强.EDA技术与应用[M].电子工业出版社,2006.
[12] 胡丹.基于VHDL的智力竞赛抢答器的设计与实现[J].现代机械,2007,(3):54-55.
[13] 付青青,吴爱平.基于FPGA的多路抢答器设计[J].现代机械,2008(6):37-38.
[14] 张占锋.基于FPGA智力竞赛抢答器的设计[J].大众科技,2008(12):43-44.
[15] 高曙光.可编程逻辑器件[M].西安:西安电子科技大学出版社,2002.
[16] 阎 石.数字电子技术基础[M].北京:高等教育出版社,1999.
[17] A. Marquardt, V. Betz, and J. Rose, “Timing-driven placement for FPGA’s in
ACM/SIGDA Int. Conf. FPGA’s (FPGA00), 2000, pp. 203–213.
二、毕业设计（论文）工作实施计划
（一）毕业设计（论文）的理论分析与软硬件要求及其应达到的水平与结果
理论分析：
对所设计电路从方案的筛选论证，到技术路线的实施，到具体电路工作原理的细致分析，以及具体的电路元器件型号扶把确定与主要技术参数计算，都有清晰明确的思路。
软件要求：
软件设计：完成软件流程图绘制，编写并提供部分功能程序清单，并对其进行模拟仿真调试。
（二）毕业设计（论文）工作进度与安排
起讫日期 工 作 内 容 和 要 求 备 注
03.20-03.31 查找资料，确定设计课题，完成开题工作
04.01-04.09 确定抢答器的基本功能
04.10-04.12 增加倒计时以及加减分数功能
04.13-04.15 学会verilog语言的简单使用
04.16-04.19 练习操作verilog语言
04.20-04.22 查阅外文参考文献，翻译一篇外文
04.23-04.26 设计verilog系统 模块进行功能分析
04.27-04.30 开始编写系统，编写初始化部分
05.01-05.04 完成系统加减分及倒计时功能的设计
05.05-05.07 设计数码管显示，实现分数显示功能
05.08-05.11 对整个系统设计进行完善，检查语法
05.12-05.14 进行系统完整的编译
05.15-05.18 编译后问题的解决
05.19-05.21 完成编译后，使用软件进行功能仿真
05.22-05.25 完善论文部分，完成格式修改。
05.26-05.28 论文查重，准备答辩